ABOUT ME

-

Today
-
Yesterday
-
Total
-
  • ETHERNET PHY IC들의 LAYOUT GUIDE
    _[HARDWARE]/INTERFACE 2009. 9. 26. 01:18

     Ethernet PHY MAC controller등을 이용한 설계에 있어서 PCB layout시의 guide에 대하여 알아본다.
     
    아래의 내용은 일반적인 사항이며 실제 설계시에는 각 IC layout guide를 꼭 참고해야 한다.

    1.
    일반적인 주의 사항
       -
    전원과 GND간의 noise level 100mV 이하로 유지한다.
       -
    전원과 GND간에 4.7uF~10uF bulk capacitor를 사용한다.
       -
    고주파 noise의 감소를 위해 전원과 GND간에 0.1uF de-coupling capacitor를 사용한다.
       - De-coupling capacitor
    IC에 가능한 가까이 위치 시킨다.

    2.
    차동신호부분 주의 사항
       - Transformer
    RJ45 잭 사이의 거리는 가능한 짧아야 한다. (최대 1inch를 넘지 않을 것.)
       -
    차동 Tx Rx 쌍을 인접하게 배선한다. (10mil width이면 최대 10mil 간격)
       - Width
    는 일치시키며 10mil이상을 권장한다.
       - Trace
    의 길이는 최대 1inch를 넘지않고 길이는 매칭 한다.
       - Trace
    via 허용않으며 trace layer change를 하지 않는다.
       -
    송신쌍과 수신쌍은 상호 근접시키지 않는다. 최소한 20mil 이상을 유지하되 GND로 분리하는 것이
          좋다.
       -
    직각 route 하지 않는다.
       - 50
    Ω 저항으로 impedance를 매칭 시키고 0.1uF capacitorcommon mode noise filter로 사용한다.

    3. Clock
    부분 주의 사항
       -
    고주파 방사를 최소화 하기 위하여 clock line GND trace로 감싼다.
       - Crystal
    이나 oscillator IC에 최대한 가까이 배치 시킨다.

    4. Power Plane
       - Analog
    digital, voltage별로 모두 분리 한다.
       -
    전원 line width는 최소 10mil.

    5. GND Plane
       - Transformer
    1차측(IC) GND 보드의 GND로부터 확장되어야 하며 짤림없는, 일반적으로 말하는
          ''그라운드로 깐다.
       - System GND
    chassis GND사이에 gap을 둔다.

    이정도 내용이면 ethernet관련 layout은 거의 숙지한 것이라고 볼 수 있다.

    '_[HARDWARE] > INTERFACE' 카테고리의 다른 글

    USB 2.0의 Basic 및 설계  (0) 2009.09.28
    시리얼 ATA 규격의 고속 스토리지 설계  (0) 2009.09.26
    데이터 버스 버퍼링  (0) 2009.09.25
Designed by Tistory.