'DDR'에 해당되는 글 7건
- 2009.10.09 DDR2 SDRAM의 동작원리 - ODT 15
- 2009.10.09 DDR2 SDRAM의 동작원리 - 4bit PREFETCH
- 2009.09.29 DDR2 SDRAM Layout Guide 1
1.DDR2 SDRAM에 적용된 new function
가. 4-bit PREFETCH
나. ODT (ON DIE TERMINATION)
다. OCD (OFF CHIP DRIVER)
라. POSTED CAS AND ADDITIVE LATENCY
상기의 function들에 대하여 하나씩 검토하기로 한다.
☞ DDR2 SDRAM의 동작원리 - 4bit PREFETCH
☞ DDR2 SDRAM의 동작원리 - OCD
☞ DDR2 SDRAM의 동작원리 - POSTED CAS AND ADDITIVE LATENCY
2. ODT
가. SIGNAL REFLECTION
전기적 신호가 전송선로를 따라서 진행하다가 선로의 끝에 부딫히면 신호가 반사되게 되며 이는
noise가 되어서 선로의 신호품질을 떨어뜨리게 된다.
이 신호의 reflection을 방지하기 위해 선로의 끝 부분에 적절한 값의 termination 저항을 사용하여
임피던스를 맞춰줘야 했다.
나. TERMINATION 저항
전송 선로의 끝 부분에 termination 저항을 붙여서 임피던스를 맞추는 방법은 신호의 반사를
막을 수 있었다.
하지만 DDR2 SDRAM이 동작하는 아주 높은 주파수에선 더이상 적합한 방법이 아니다.
아래의 그림처럼 DRAM2에 인가된 신호는 다시 DRAM1쪽으로 반사가되며 이는 DRAM1이
실제로 원하는 신호에 영향을 주게 된다.
제어할 필요가 생겼고 그 기술이 ODT 이다.
다. ODT
ODT 기술은 DRAM 내부에 termination 저항을 넣어서 제어함으로써 전송선로의 임피던스를
맞춰주는 기술이다.
선로의 임피던스를 맞춰줌으로써 신호가 DRAM2에서 반사되어 나오지 못하도록 하는 것이다.
ODT의 장점은 외부에 termination 저항을 다는것 보다 패턴들의 수를 줄일 수 있어서 패턴에 의한
영향이 적다는 것이며 부품의 숫자가 줄어들어서 비용적, 면적면에서도 장점이 있다.
ON/OFF도 제어할 수 있다.
ODT로 설정 가능한 저항값은 ∞, 50Ω, 75Ω, 150Ω 이 있으며 이 값들은 EMRS 레지스터를 통하여
설정 할 수 있다.
라. ODT의 구조
[참고]
HOW TO USE DDR2 SDRAM
- ELPIDA -
DDR2 SDRAM TECHNOLOGY
- ELPIDA -
'[HARDWARE] > CORE' 카테고리의 다른 글
| DDR2 SDRAM의 동작원리 - POSTED CAS AND ADDITIVE LATENCY (2) | 2009.10.15 |
|---|---|
| DDR2 SDRAM의 동작원리 - OCD (0) | 2009.10.12 |
| DDR2 SDRAM의 동작원리 - 4bit PREFETCH (0) | 2009.10.09 |
| DDR2 SDRAM Layout Guide (1) | 2009.09.29 |
1.DDR2 SDRAM에 적용된 new function
가. 4-bit PREFETCH
나. ODT (ON DIE TERMINATION)
다. OCD (OFF CHIP DRIVER)
라. POSTED CAS AND ADDITIVE LATENCY
상기의 function들에 대하여 하나씩 검토하기로 한다.
☞ DDR2 SDRAM의 동작원리 - ODT
☞ DDR2 SDRAM의 동작원리 - OCD
☞ DDR2 SDRAM의 동작원리 - POSTED CAS AND ADDITIVE LATENCY
2. 4bit Prefetch
가. DRAM종류별 전송 속도 비교
SDR SDRAM보다 DDR SDRAM이 2배 빠르며 DDR SDRAM보다 DDR2 SDRAM이 2배 빠른데
그 이유는 prefetch에 있다.
DRAM component에 133MHz의 동작 주파수가 인가된다고 할 때 각 부분별로 속도의 예시를 보면
아래와 같다.
우선 미리 알아둬야 할 사항이 있다.
아래의 그림에서 볼 수 있듯이 DRAM의 내부 memory cell array가 동작하는 주파수
(internal frequency)가 있고 이 memory cell array에서 나온 데이터가 밖으로 나가는쪽인
I/O buffer가 동작하는 주파수(external frequency)가 있다.
우리가 PCB에서 측정하는 CPU와 DRAM간의 clock은 external frequency인 것이다.
나. 동작 설명
SDR SDRAM은 internal frequency가 external frequency와 동일하며 external frequency의
rising edge에 동기되어 데이터를 전송한다
DDR SDRAM도 internal frequency가 external frequency가 같다.
하지만 memory cell array에서 I/O buffer로 클럭당 2bit씩 prefetch를 하고 이 2bit의 데이터를 external
frequency의 rising과 falling edge 각 각에 데이터를 전송한다.
이는 SDR SDRAM보다 2배 빠른 전송 속도를 가능하게 한다.
DDR2 SDRAM은 internal frequency보다 2배 빠른 external frequency를 가지고 있다.
게다가 memory cell array에서 I/O buffer로 클럭당 4bit씩 prefetch를 한다.
그리곤 이 prefetch된 4bit의 데이터를 external frequency의 rising과 falling edge 각 각에 데이터를
전송하게되어 SDR SDRAM보다는 4배, DDR SDRAM보다는 2배 빠른 전송속도가 가능하게 된다.
[참고]
HOW TO USE DDR2 SDRAM
- ELPIDA -
DDR2 SDRAM TECHNOLOGY
- ELPIDA -
'[HARDWARE] > CORE' 카테고리의 다른 글
| DDR2 SDRAM의 동작원리 - OCD (0) | 2009.10.12 |
|---|---|
| DDR2 SDRAM의 동작원리 - ODT (15) | 2009.10.09 |
| DDR2 SDRAM Layout Guide (1) | 2009.09.29 |
| DDR SDRAM의 동작 구조 (0) | 2009.09.25 |
DDR SDRAM의 성능이 올라가고, 시스템이 복잡 해 지면서 H/W설계자가 매우 고민하는 부분인
DDR2 SDRAM Layout에 대하여 알아보고자 한다.
이후 기술되는 내용은 DRAM 제조사의 layout guide와 CPU제조사의 layout guide를 참조하여 본인의
프로젝트에 적용하였던 내용들이다.
|
PROJECT |
IP STB |
|
|
CPU |
MIPS32, 400MHz |
BCM7405, Broadcom |
|
DRAM |
DDR2 800 (64Mx16) |
EDE1108AEBC-8E, ELPIDA |
1. Target PCB 제조사로부터 적층 및 임피던스 데이터 입수
|
층수 |
4 Layer |
|
PCB 재질 |
FR4 |
|
요구두께 |
1.6T |
|
유전율 |
4.5 |
|
TYPE |
SIGNAL |
DIFFERENTIAL | |||
|
Ohm |
60 |
90 |
100 | ||
|
|
WIDTH |
WIDTH |
SPACE |
WIDTH |
SPACE |
|
|
5mil |
7mil |
5.5mil |
6mil |
7mil |
2. ADDRESS LAYOUT
|
LENGTH match |
100mil 이하 |
|
SPACE |
10mil 이상 |
|
ROUTING |
아래 그림과 같은 tree 구조 |
3. CLK/#CLK LAYOUT
|
TOTAL LENGTH |
2inch 이하 |
|
LENGTH match |
10mil 이하 |
|
SPACE |
DIFFERENTIAL PATTERN |
|
IMPEDANCE |
100Ω DIFFERENTIAL |
|
ROUTING |
ONLY TOP LAYER |
|
기타 |
CLK/#CLK사이의 100Ω저항은 DDR에서 나오는 패턴의 끝에 위치 |
4. DQS/#DQS LAYOUT
|
TOTAL LENGTH |
1.5inch 이하 |
|
LENGTH match |
10mil 이하 |
|
SPACE |
DIFFERENTIAL PATTERN |
|
IMPEDANCE |
100Ω DIFFERENTIAL |
|
ROUTING |
DQS/#DQS는 동일 LAYER에 라우팅 |
|
기타 |
BYTE GROUP 내에서 가장 긴 DQ의 길이에 DQS의 길이를 맞춘다 |
5. DQ LAYOUT
|
TOTAL LENGTH |
1.5inch 이하 |
|
LENGTH match |
BYTE GROUP내에서 10mil 이하 |
|
SPACE |
10mil 이상 |
|
IMPEDANCE |
60Ω |
|
기타 |
BYTE GROUP들은 상호 10mil이내로 match |
6. 기타
|
기타 |
SERPENTINE LOOP의 사이는 25mil이상 간격을 둔다 |
|
|
DIFFERENTIAL PATTERN들은 다른 패턴들과 25mil이상 간격을 둔다 |
|
|
DQM 신호들은 DQ신호 GUIDE에 준한다 |
[참고]
DDR2 Design Guide for Two-Dimm Systems.pdf
- MICRON -
DDR2 Package Sizes and Layout Basics.pdf
- MICRON -
Hardware and Layout Design Considerations for DDR2.pdf
- Freescale -
'[HARDWARE] > CORE' 카테고리의 다른 글
| DDR2 SDRAM의 동작원리 - ODT (15) | 2009.10.09 |
|---|---|
| DDR2 SDRAM의 동작원리 - 4bit PREFETCH (0) | 2009.10.09 |
| DDR SDRAM의 동작 구조 (0) | 2009.09.25 |
| CISC vs RISC (0) | 2009.09.25 |
