'김대리들을 위한 하드웨어 기술공유'에 해당되는 글 87건
- 2009.09.29 DDR2 SDRAM Layout Guide 1
- 2009.09.28 USB 2.0의 Basic 및 설계
- 2009.09.26 Blog 소개
DDR SDRAM의 성능이 올라가고, 시스템이 복잡 해 지면서 H/W설계자가 매우 고민하는 부분인
DDR2 SDRAM Layout에 대하여 알아보고자 한다.
이후 기술되는 내용은 DRAM 제조사의 layout guide와 CPU제조사의 layout guide를 참조하여 본인의
프로젝트에 적용하였던 내용들이다.
PROJECT |
IP STB |
|
CPU |
MIPS32, 400MHz |
BCM7405, Broadcom |
DRAM |
DDR2 800 (64Mx16) |
EDE1108AEBC-8E, ELPIDA |
1. Target PCB 제조사로부터 적층 및 임피던스 데이터 입수
층수 |
4 Layer |
PCB 재질 |
FR4 |
요구두께 |
1.6T |
유전율 |
4.5 |
TYPE |
SIGNAL |
DIFFERENTIAL | |||
Ohm |
60 |
90 |
100 | ||
|
WIDTH |
WIDTH |
SPACE |
WIDTH |
SPACE |
|
5mil |
7mil |
5.5mil |
6mil |
7mil |
2. ADDRESS LAYOUT
LENGTH match |
100mil 이하 |
SPACE |
10mil 이상 |
ROUTING |
아래 그림과 같은 tree 구조 |
3. CLK/#CLK LAYOUT
TOTAL LENGTH |
2inch 이하 |
LENGTH match |
10mil 이하 |
SPACE |
DIFFERENTIAL PATTERN |
IMPEDANCE |
100Ω DIFFERENTIAL |
ROUTING |
ONLY TOP LAYER |
기타 |
CLK/#CLK사이의 100Ω저항은 DDR에서 나오는 패턴의 끝에 위치 |
4. DQS/#DQS LAYOUT
TOTAL LENGTH |
1.5inch 이하 |
LENGTH match |
10mil 이하 |
SPACE |
DIFFERENTIAL PATTERN |
IMPEDANCE |
100Ω DIFFERENTIAL |
ROUTING |
DQS/#DQS는 동일 LAYER에 라우팅 |
기타 |
BYTE GROUP 내에서 가장 긴 DQ의 길이에 DQS의 길이를 맞춘다 |
5. DQ LAYOUT
TOTAL LENGTH |
1.5inch 이하 |
LENGTH match |
BYTE GROUP내에서 10mil 이하 |
SPACE |
10mil 이상 |
IMPEDANCE |
60Ω |
기타 |
BYTE GROUP들은 상호 10mil이내로 match |
6. 기타
기타 |
SERPENTINE LOOP의 사이는 25mil이상 간격을 둔다 |
|
DIFFERENTIAL PATTERN들은 다른 패턴들과 25mil이상 간격을 둔다 |
|
DQM 신호들은 DQ신호 GUIDE에 준한다 |
[참고]
DDR2 Design Guide for Two-Dimm Systems.pdf
- MICRON -
DDR2 Package Sizes and Layout Basics.pdf
- MICRON -
Hardware and Layout Design Considerations for DDR2.pdf
- Freescale -
'[HARDWARE] > CORE' 카테고리의 다른 글
DDR2 SDRAM의 동작원리 - ODT (15) | 2009.10.09 |
---|---|
DDR2 SDRAM의 동작원리 - 4bit PREFETCH (0) | 2009.10.09 |
DDR SDRAM의 동작 구조 (0) | 2009.09.25 |
CISC vs RISC (0) | 2009.09.25 |
1. 개요
가. 모든 USB 사양은 USB-IF에서 정의 된다.
나. USB 2.0은 USB 1.1의 확장 버전이다.
다. USB 2.0은 3가지 전송 속도를 가진다.
① LS : Low Speed = 1.5Mbps
② FS : Full Speed = 12Mbps
③ HS : High Speed = 480Mbps
라. USB 2.0의 Connectors
2. USB-IF의 정책
가. USB 2.0 호환성 테스트는 강제 규격이 아니다.
나. USB 2.0 호환성 테스트를 할 경우의 혜택은 USB2.0 로고를 사용할 수 있다는 것과 Integrator들의
리스트에 올릴 수 있다는 것이다.
다. USB 2.0 로고의 종류
3. USB의 구조
가. 차동(differential) 신호로 구성되어 있다.
나. Cable은 내부의 전원, GND, D+, D- 선과 외부의 shield로 구성된다.
다. Cable의 최대 길이는 5M 이다.
라. Host와 Device간에 최대 5단계의 허브가 놓일 수 있다.
마. Down Stream (Host -> Device)과 Up Stream (Host <- Device)의 전송이 있다.
LS
FS
HS
Signal Rate
1.5Mbps
12Mbps
480Mbps
Signal Level
3.3V
3.3V
400mV
Rise and Fall Times
75ns < Tr < 300ns
4ns < Tr < 20ns
500ps < Tr
4. USB 설계 시 고려사항
가. Trace와 Driver의 impedance
① Trace
- Ztrace_HS = 90Ω, +/- 15%
- Ztermination_HS = 80~100Ω differential
- Zthruhole_HS = 70~110Ω differential
② Driver
- Zdrv_HS = 40.5~49.5Ω
- Zdrv_notHS = 28~44Ω
나. 노이즈 없는 신호를 만들기 위한 decoupling
①Bulk capacitance
- C = I / (dv/dt)
- Ipeak = 3A, Vnom = 3.3V, 10% tolerance, 10us delta time의 경우라면
C= 90.9uF (약 100uF)
② Filter capacitance
- 보통 0.01uF, 0.1uF에서 1uF까지의 ceramic capacitor가 사용됨
③ Capacitor의 종류
- NPO (lowest ESR), X7R, X5R, Y5V
다. Eye pattern 측정
① Eye pattern의 RT/FT를 측정하여 500ps 이상이 되어야 한다.
- RT의 초입 부분에서 knee가 발생할 경우 이 부분도 RT의 timing에 포함되므로 디버깅이 필요하다.
라. Inrush Current
① Inrush Current는 USB사 삽입된 후부터 최소 100ms동안 측정한다.
② 최소 100ms를 측정하는 동안에 100mA이상의 전류가 발생하는 구간이 있으면 이는 inrush current
event가 발생한 것으로 간주된다.
③ Inrush current는 100mA가 넘는 순간이 최소 100us이상이 되는 구간을 측정하게 되며 이 구간에서
최고의 charge량을 가지고 pass/fail을 판단한다. (보통 waiver로 문의해봐야 하며 waiver는
아래 5번 항목에서 다룬다.
② Eye pattern을 제대로 측정하기 위해선 oscilloscope와 probe의 bandwidth는 최소 2.5GHz는
되어야 한다.
5. Waivers
가. USB의 spec을 벗어나는 부분은 측정 오차일수도 있으며 non-critical 부분일수도 있다.
(non-critical = No End User Impact)
나. Waiver는 USB-IF에서 관리하는 부분인데 제품 개발 중 spec out인 부분에 대해서 문의하면
USB-IF가 판단하여 항상 승인되는 waiver인지 혹은 제품 사용환경에 따라 승인될수도 있는
waiver인지 판단하여 spec을 벗어나는 부분도 감안하여 인증을 해주는 시스템이다.
다. Waiver의 세세한 값들은 USB-IF에서 공개하지 않는다.
6. 기타
가. USB 3.0은 1가지의 전송속도가 있다. (Superspeed = 5Gbps)
나. Download USB 3.0 : http://www.usb.org/developers/docs/
다. USB-IF Compliance Program : http://www.usb.org/developers/compliance/
'[HARDWARE] > INTERFACE' 카테고리의 다른 글
ETHERNET PHY IC들의 LAYOUT GUIDE (0) | 2009.09.26 |
---|---|
시리얼 ATA 규격의 고속 스토리지 설계 (0) | 2009.09.26 |
데이터 버스 버퍼링 (0) | 2009.09.25 |
[운영목적]
Hardware 분야의 일을 하면서 습득한 관련 지식들을 정리한다.
개발시 필요하지만 쉽게 찾을 수 없었던 지식들을 정리한다.
내가 힘들게 얻은 과정을 누군가는 생략하고 쉽게 얻는다면 SUM은 상승하지 않을까?
[운영방침]
본 Blog에 기술된 글들은 100% 창작물도 있고 일부 자료들을 참고하고 작성되기도 했지만 모두 운영자의
가공을 거쳐서 재 창작되었으므로 운영자와 협의없이 무단 복사를 허용치 않으며 모든 권리는 본 Blog의
운영자에게 있습니다.
'[기타] > 기타' 카테고리의 다른 글
nooriry (0) | 2020.11.19 |
---|---|
tistory에서 Google Adsense 코드를 넣는 방법 정리 (0) | 2009.09.25 |
BLOG 첫 화면 (1) | 2009.09.25 |