PHY
-
ETHERNET PHY IC들의 LAYOUT GUIDE_[HARDWARE]/INTERFACE 2009. 9. 26. 01:18
Ethernet PHY나 MAC controller등을 이용한 설계에 있어서 PCB layout시의 guide에 대하여 알아본다. 아래의 내용은 일반적인 사항이며 실제 설계시에는 각 IC의 layout guide를 꼭 참고해야 한다. 1. 일반적인 주의 사항 - 전원과 GND간의 noise level은 100mV 이하로 유지한다. - 전원과 GND간에 4.7uF~10uF의 bulk capacitor를 사용한다. - 고주파 noise의 감소를 위해 전원과 GND간에 0.1uF의 de-coupling capacitor를 사용한다. - De-coupling capacitor는 IC에 가능한 가까이 위치 시킨다. 2. 차동신호부분 주의 사항 - Transformer와 RJ45 잭 사이의 거리는 가능한 짧아야 한..